Thouroghbred entlich da!

Kaufempfehlungen, Hardwaretips, Softwareprobleme, Overclocking, Technikfragen ohne Bezug zu DC.
Nachricht
Autor
Benutzeravatar
Michael H.W. Weber
Vereinsvorstand
Vereinsvorstand
Beiträge: 22923
Registriert: 07.01.2002 01:00
Wohnort: Marpurk

#13 Ungelesener Beitrag von Michael H.W. Weber » 11.06.2002 15:17

Jau - erst mal Danke für die ausführliche Info! :D
al hat geschrieben:Bei DF unter Win2k bemerke ich daheim, dass mein 1.4 GHz TBird und mein 900er Celeron recht genau soweit auseinander zu liegen scheinen, wie es allein der Takt vorgibt, obwohl es sich um andere Architekturen handelt, was für mich auf einen Code schließen lässt, der fast aussschließlich mit in im 1st Level Cache eines Celeron Platz findet. Bei anderen Projekten mit größeren Datenmengen mag das anders aussehen.
Aha! Ich sage Dir was - ich habe es zwar NICHT genaustens ausgemessen, aber doch den starken Eindruck, daß selbst mein TBird nicht wesentlich schneller als proportional zur CPU-Taktfrequenz des fiesen K6-II arbeitet, den ich hier werkeln habe. Hier scheint sich auch anzudeuten, daß bei DF die FPU nicht viel zu tun hat. Womit - wenn dem wirklich so wäre - wir wieder bei meinem Vorschlag wären, einige AMD-Besitzer (TBird, XP) sollten mal das FAH-Projekt laufen lassen, wogegen andere Intel-Besitzer im Austausch dafür die äquivalente CPU-Taktfrequenz auf DF packen sollten. Das müßte dann nämlich bei gleichem Rechenaufwand zu höheren Statistikerfolgen unseres Team insgesamt führen! :P

Noch eine Frage - wie sieht das beim Duron im Vergleich zum TBird (oder Palomino) mit dem Cache genau aus? Ich messe, daß der Duron bei gleicher Taktfrequenz langsamer ist als ein TBird - nehme aber an, daß auch der "first level cache" kleiner ist, stimmt's?

Michael.
Fördern, kooperieren und konstruieren statt fordern, konkurrieren und konsumieren.

Bild Bild

al

#14 Ungelesener Beitrag von al » 11.06.2002 15:27

Nein, Duron und TBird/CP/... haben identische Cores, bis auf den 2nd Level Cache.

Benutzeravatar
Michael H.W. Weber
Vereinsvorstand
Vereinsvorstand
Beiträge: 22923
Registriert: 07.01.2002 01:00
Wohnort: Marpurk

#15 Ungelesener Beitrag von Michael H.W. Weber » 11.06.2002 15:37

al hat geschrieben:Nein, Duron und TBird/CP/... haben identische Cores, bis auf den 2nd Level Cache.
Aha! Dann ist also der Geschwindigkeitsunterschied bei Duron-1000 und TBird-1000 auf den "2nd level cache" zurückzuführen - hab's bei FAH mal grob ermittelt. Also spielt der bei FAH zumindest eine Rolle und also kann ich doch wohl auch damit rechnen, daß der Barton im Vergleich zum XP wieder was bringt oder übersehe ich da etwas? :P

Michael.
Fördern, kooperieren und konstruieren statt fordern, konkurrieren und konsumieren.

Bild Bild

al

#16 Ungelesener Beitrag von al » 11.06.2002 16:51

Ein Beispiel:

Sagen wir mal FAH in der derzeitigen Form hat eine Speicherzugriffsmuster, nach dem es mit 99%iger Wahrscheinlichkeit innerhalb der 384 KB Cache (wie beim Athlon) auf Daten zugreift. Dann bringt mehr Cache im Grunde nix.

Sowas ist aber für uns schwer zu testen. Wenn man noch nen ollen Pentium oder K2 hätte, könnte man mal testen was passiert wenn man ohne, mit 64, mit 128, mit 256 oder 512 KB 2nd Level Cache arbeitet. Wobei, wenn ich mich recht entsinne, einige dieser Werte nicht umgesetzt werden können. Aber 256 und 512 geht. Auf einigen Boards auch 1 MB. Hab derartiges aber nicht und kann darum auch nicht testen.

Athlonkaempfer

#17 Ungelesener Beitrag von Athlonkaempfer » 12.06.2002 00:37

Der lezte K7 der Barton der mit 512 KB L2 kommen wird wird durch seinen größeren Speicher kaum bis keine Performence Vorteile zum Palmino / TBred haben.
Als Bestes Bespiel dient doch der Duron. An ihm kann man sehen das bei der K7 Architektur der L2 eine untergeordnete Rolle spielt.
Deswegen ist auch ein ungelockter Duron, der mit 133 MHz FSB läuft, fast so schnell wie Athlon, trotz des nur 64 KB großen L2-Cache.

Einzig wenn das Gerücht über den Barton mit 166 FSB stimmen sollten wäre das ein guter Leistungsschub und AMD Prozzesoren könnten vom 333 DDR profitieren.

al

#18 Ungelesener Beitrag von al » 12.06.2002 07:13

@athlonkämpfer:

Das sehe ich anders. Der TBird hat bei gleichem Takt je nach ANwendung etwa 15%mehr Leistung als der Duron. Derzeit hat der L2-Cache sicher mehr Einfluss auf die Performance als das Speicher-Interface. Wäre es anders, würde das heißen dass der L2-Cache sinnlos ist. Was bringt denn dem P4 sein 400er Bus? Und was bringt DDR-RAM im vergleich zu SD-RAM?

Ein 166er FSB hätte derzeit vermutlich ne Wirkung die im Bereich 1-3% Prozent liegt, wenn überhaupt.

Die CPU-Designs sind optimiert für die derzeitigen Techniken und Anwendungen. Würde das Speicherinterface eine so große Rolle spielen, ließe sich mit einer Takterhöhung des Core nichts mehr erreichen, weil die CPU eh nur drauf wartet endlich Daten aus dem RAM zu bekommen. Das ist aber sicher nur bei sehr wenigen Anwendungen der Fall.

Athlonkaempfer

#19 Ungelesener Beitrag von Athlonkaempfer » 12.06.2002 10:52

Dem P4 bringt die Steigerung von 400 auf 533 eine große Leistungssteigerung. Ohne den erhöten FSB würde er sich in den Benchmarks schwer tun gegen den Athlon.
Der Athlon könnte durch den erhöten FSB entlich nuzen aus dem DDR 333 ziehen. Zur Zeit sind die unterschiede bei K7 Systemen zwischen DDR 266 und 333 maginal. Ganz zu schweigen von der Einführung von DDR 400.
Der L2 Cache macht Sinn, beim Aufbau des Athlon nicht den entscheidenden.
Da der L1 Cache groß genug ist.

al

#20 Ungelesener Beitrag von al » 12.06.2002 11:35

Der L2 macht keinen entscheidenden Sinn weil der L1 groß genug ist? Warum spart AMD dann nicht Kosten und klemmt ihn einfach ab? Warum will man ihn gar vergrößern?

Der L2 Cache ist dazu da die CPU vom vergleichsweise langsamen RAM abzukoppeln. Was passiert wenn man ihn weg lässt hat Intel mal anfangs mit dem Celeron gezeigt. Der Anbindung des Hauptspeichers kommt eine umso größere Bedeutung zu je mehr verteilte Daten die CPU bearbeiten muss. Wenn ich dir ein Apfelmännchen baue dass komplett im L1 läuft, kann der RAM meinetwegen in 100ns DILs aufgebaut sein... ;)

Die Tendenz geht auch zukünftig zu größeren Caches. Der Geschwindigkeitszuwachs durch größere und schneller angebundene Caches ist weitaus kostengünstiger zu erzielen als eine Herstellung und Anbindung von RAM-Bausteinen, die fix genug sind eine ähnliche Gesamtperformance zu liefern - eben weil der meiste Code recht lokal ist. Mit zunehmender Komplexität der Programme nimmt diese Lokalität zwar ab, bzw. erweitert sich auf größere Speicherbereiche, aber eben dem kann man mit größeren und anders organsisierten (x-fach assoziativ) Caches recht wirkungsvoll entgegnen.

Würden Caches nicht wirklich Sinn machen, gäbe es mittlerweile nicht auch schon L3. Und die effektive Größe des Athlon-L1 dürfte unter 128 KB liegen, da er da ja die dekodierten Befehle ablegt, die mehr Platz einnehmen als die reinen Intel-Mnemonics. Die Codegröße ist eben einer der Nachteile der RISC-Architekturen gegenüber CISC.

Würde der größere L1 der AMD zu signifikant höheren L1 Hit-Rates führen, müssten die AMD-CPUs wesentlich besser mit dem Takt skalieren als die Intel-Kollegen.

Athlonkaempfer

#21 Ungelesener Beitrag von Athlonkaempfer » 12.06.2002 13:00

Ein größerer L2 Cache hat keinerlei Nachteile. Der Nutzen den die K7 Architektur daraus ziehen kann ist ungleich geringer mit dem was der P4 davon hat. Die vergrößerung des Caches mit dem "Barton" wird dem K7 nicht viel bringen. das sind alles nur Veregenheitstaten von AMD um den K7 noch solange am Leben zu erhalten bis der K8 - Hammer kommt.

al

#22 Ungelesener Beitrag von al » 12.06.2002 13:34

Einzelteile verschiedener Architekturen miteinander zu vergleichen bringt auch nicht die Menge...

Ich gehe aber auch nicht davon aus, dass Barton nen großen Schub durch seinen Cache bekommt. Wenn das Teil zudem auf meinem Mainboard einsetzbar sein sollte, hole ich mir das Teil eh nicht und warte weiter auf den Hammer.

Bei gleicher Architektur und gleicher Fertigung dürfte der Barton mehr dadurch auf sich aufmerksam machen, dass seien Abwärme gigantisch ist und kaum zu bändigen...

Athlonkaempfer

#23 Ungelesener Beitrag von Athlonkaempfer » 15.06.2002 16:45

Die OC Versuche mit dem TBred sind ja nicht allzu berauschend ausgefallen.
Die max. Verlustleistung des TBred's 2200+ war nur 4.1 W geringer als des 2100+ Palminos.
AMD will in nächster Zeit 2300+,2400+ und noch den 2500+ auf den Markt bringen.
Vielleicht sind die höeren Modelle schon Barton's, macht aber keinen Unterschied an der eigendlichen Architektur.
Wenn AMD nicht den ultimativen Grill verkaufen will, müsste doch der aktuelle TBred Pfusch sein!
Falls die K7 Architektu mit einem Die Shrink auf 0,13 2500+ erreichen sollte sind die 2200+ TBreds minderwertig gefertigt. Da sie sich maximal 100 MhZ übertackten lassen und man dann schon einen WaKü braucht.
Warscheinlich docktort AMD immer noch an der 0,13 Technologie herum und hat noch massive Probleme. Um Intel halbwegs auf den Fersen zu bleiben und dan Börsenkurs durch weitere Verzögerungen des TBreds zu verschonen hat man sich endschlossen ihn zu bringen. Wenn auch nicht ganz ausgereift. Komme auf kein anderes Resultat wenn ich mir die aktuelle Produktpalette von AMD anschaue.
Was meint ihr dazu?

al

#24 Ungelesener Beitrag von al » 15.06.2002 17:48

Also ich habe nun seit einiger Zeit nen 1400er TB-C und rein preis-/leistungstechnisch motiviert mich derzeit rein gar nichts mir was schnelleres zu kaufen. Ich hab ein sehr gutes MoBo, aber noch mit SD-RAM. Wenn ich aufrüste, dann nur wenn es wirklich nen Unterschied macht (ich meine in Hinsicht auf Performance, nicht was meinen Kontostand angeht ;) ) und das wird wohl erst beim Hammer der Fall sein.

Wenn die es aber da zu Beginn mit den Preisen übertreiben sollte.... Ich weiß net, ich war nie einer der das neueste und schnellste hatte, eben weil es sich noch nie gerechnet hat.

Zurück zu „Hardware, Software, Technik, Betriebssysteme“